眾所周知，傳統(tǒng)的集成電路技術(shù)采用平面電子和空穴晶體管形成互補(bǔ)結(jié)構(gòu)，從而獲得高性能的計算能力，但晶體管密度的增加主要是通過減小單位晶體管的尺寸來實現(xiàn)的比如最常見的案例就是半導(dǎo)體行業(yè)的高精度尺寸縮減，從14gt10nmgt7nmgt5納米這樣一直按照0.7的放大倍數(shù)不斷迭代
根據(jù)復(fù)旦大學(xué)微電子學(xué)院官方公告，信息科學(xué)與工程學(xué)院周鵬教授，包文忠研究員，萬靜研究員團(tuán)隊繞過EUV技術(shù)，開發(fā)出性能優(yōu)異的異構(gòu)CFET技術(shù)本站了解到，相關(guān)結(jié)果已經(jīng)發(fā)表在《自然—電子學(xué)》雜志上
簡單來說，研究人員創(chuàng)新性地設(shè)計了一種晶圓級硅基二維互補(bǔ)疊層晶體管，在相同的工藝節(jié)點下，可以將器件的集成密度提高一倍，從而獲得優(yōu)異的電學(xué)性能。
官方稱，極紫外光刻設(shè)備復(fù)雜，在現(xiàn)有技術(shù)節(jié)點下可大幅提高集成密度的三維堆疊互補(bǔ)晶體管技術(shù)價值凸顯可是，全硅CFET的工藝復(fù)雜度高，在復(fù)雜的工藝環(huán)境下性能惡化嚴(yán)重
據(jù)介紹，這種硅基二維互補(bǔ)疊層晶體管是利用成熟的后端技術(shù)，在硅基芯片上集成新的二維材料，利用它們高度匹配的物理特性，實現(xiàn)4英寸大規(guī)模三維異質(zhì)集成互補(bǔ)場效應(yīng)晶體管。
該技術(shù)可以實現(xiàn)晶圓級異構(gòu)CFET技術(shù)與硅相比，二維原子晶體的單原子層厚度使其在小尺寸器件中具有優(yōu)越的短溝道控制能力這項技術(shù)將進(jìn)一步提高芯片的集成密度，滿足高計算處理器，高密度存儲器和人工智能等應(yīng)用的發(fā)展需求
鄭重聲明：此文內(nèi)容為本網(wǎng)站轉(zhuǎn)載企業(yè)宣傳資訊，目的在于傳播更多信息，與本站立場無關(guān)。僅供讀者參考，并請自行核實相關(guān)內(nèi)容。
|
